车辆ECU故障时，可能会引发什么其他故障？
系统电子控制装置具有故障保护控制功能。如果系统发生故障或暂时干扰，电子控制装置将自动关闭系统，使普通制动系统能够继续工作。电子控制装置可以监视自己的工作。由于电子控制设备有两个微处理器，因此同时接收和处理相同的输入信号，并将系统的相关状态电子控制设备的内部，信号与生成的外部信号进行比较，以补偿电子控制设备本身。这种校准是连续的，意味着电子控制装置本身有问题，自动停止防抱死制动过程，使普通制动系统正常工作。这时修理工需要检查系统，及时找出故障原因。
车轮速度传感器的输入信号同时发送到电子控制设备的两个微处理器，在逻辑模块中处理后，输出内部信号和外部信号，然后比较和校准两个信号。逻辑模块生成的内部信号被发送到两个不同的比较器，进行比较。如果不同，电气控制装置就会停止工作。微处理器产生的外部信号直接传送到比较器，其他路由液压调节器控制电路通过反馈电路传送到比较器。微处理器生成的外部信号将直接发送到比较器和。通过比较器，如果外部信号不同步，系统电气控制装置将关闭防抱死制动系统。
系统电气控制装置不仅可以监控自身内部工作过程，还可以监控系统的其他部件。按照程序向液压调节器的电路系统和电磁阀发送脉冲检查信号，以确认功能是否正常，而无需机械动作。在系统运行的同时，电气控制装置，还可以监视和判断车轮传感器，发送的车轮速度信号正常。如果系统出现故障，电气控制装置将自动发出命令，使普通制动系统工作，由于轮速传感器损坏而产生的信号输出。只要在容限内或由于强无线电高频干扰，传感器发出超出极限的信号，电气控制装置就可以根据情况停止系统的工作。
这里要强调的是，系统故障指示灯在任何时候都不会熄灭。电气控制装置已经停止了系统的工作，检测到了系统故障。司机或用户必须进行检修。如果不能处理，就要及时送到维修站。则可以更换。找到有程序内容的好的存储器芯片，再买一个同型号的空白芯片，通过刻录器从原版电影中读取程序，用在空白芯片上，就可以复制新的芯片，然后将新的芯片放入电脑中。一般汽车制造商规定最多只能复制，超过次数就不能再使用，也有人规定不能通过加密手段复制芯片一次。大众系列汽车可以用工厂机器，深圳原征公司开发的机器，对电脑进行程序更换或在空白芯片上写程序。
CPU.TTL反向器，BJT.COMS反响器、编码器、译码器、数据选择器、比较器等怎么测试好坏！（急急急！！！）
有很多办法：
1、最土的办法，按照逻辑功能，在面包板上搭一个电路，用事先确定的逻辑关系，检验它的好坏。比如74HC04，应该是一个六反相器（非门），如果它是好的话，只要你在输入端输入高电平，在对应的输出端就能够得到低电平；相反也是成立的。只要电路的逻辑关系与它应有的关系一致，就可以判断这块芯片是好的。这种办法应用得最多。
2、快速方法：需要一些特殊仪器支持，比如TOP2005单片机烧写器就可以提供一个数字逻辑电路的检测功能，把芯片放上去，让系统帮你判断，如果判断出来（显示在电脑上）的型号与你放入的芯片型号一致，说明芯片是好的。
PS:不可能，你的这每一种器件实际上是个统称，具体型号都各有很多种，就算我把回答的10000个字限额用完，都不可能说完。方法就是上面两个，具体根据你的型号和逻辑关系定，每个器件都有技术文档datasheet，直接看里面的真值表就可以了。
全相联地址映射，比较器需要几路比较器，每路的比较位数是多少
尽管存贮器容量每18个月能够翻一番，但存贮器的存取时间每年仅降低5%，这是共享存贮器交换开关的一个固有限制。
输出端口在包被发送到输出链路之前对包存贮，可以实现复杂的调度算法以支持优先级等要求。与输入端口一样，输出端口同样要能支持数据链路层的封装和解封装，以及许多较高级协议。
路由处理器计算转发表实现路由协议，并运行对路由器进行配置和管理的
数字比较器和模拟比较器各是什么？
我认为 运算器arithmetic unit计算机中执行各种算术和逻辑运算操作的部件。运算器的基本操作包括加、减、乘、除四则运算，与、或、非、异或等逻辑操作，以及移位、比较和传送等操作，亦称算术逻辑部件（ALU）。计算机运行时，运算器的操作和操作种类由控制器决定。运算器处理的数据来自存储器；处理后的结果数据通常送回存储器，或暂时寄存在运算器中。数据 运算器的处理对象是数据，所以数据长度和计算机数据表示方法，对运算器的性能影响极大。70年代微处理器常以1个、4个、8个、16个二进制位作为处理数据的基本单位。大多数通用计算机则以16、32、64位作为运算器处理数据的长度。能对一个数据的所有位同时进行处理的运算器称为并行运算器。如果一次只处理一位，则称为串行运算器。有的运算器一次可处理几位 （通常为6或8位），一个完整的数据分成若干段进行计算，称为串�并行运算器。运算器往往只处理一种长度的数据。有的也能处理几种不同长度的数据，如半字长运算、双倍字长运算、四倍字长运算等。有的数据长度可以在运算过程中指定，称为变字长运算。按照数据的不同表示方法，可以有二进制运算器、十进制运算器、十六进制运算器、定点整数运算器、定点小数运算器、浮点数运算器等。按照数据的性质，有地址运算器和字符运算器等。操作 运算器能执行多少种操作和操作速度，标志着运算器能力的强弱，甚至标志着计算机本身的能力。运算器最基本的操作是加法。一个数与零相加，等于简单地传送这个数。将一个数的代码求补，与另一个数相加，相当于从后一个数中减去前一个数。将两个数相减可以比较它们的大小。左右移位是运算器的基本操作。在有符号的数中，符号不动而只移数据位，称为算术移位。若数据连同符号的所有位一齐移动，称为逻辑移位。若将数据的最高位与最低位链接进行逻辑移位，称为循环移位。运算器的逻辑操作可将两个数据按位进行与、或、异或，以及将一个数据的各位求非。有的运算器还能进行二值代码的16种逻辑操作。乘、除法操作较为复杂。很多计算机的运算器能直接完成这些操作。乘法操作是以加法操作为基础的，由乘数的一位或几位译码控制逐次产生部分积，部分积相加得乘积。除法则又常以乘法为基础，即选定若干因子乘以除数，使它近似为1，这些因子乘被除数则得商。没有执行乘法、除法硬件的计算机可用程序实现乘、除，但速度慢得多。有的运算器还能执行在一批数中寻求最大数，对一批数据连续执行同一种操作，求平方根等复杂操作。运算方法 实现运算器的操作，特别是四则运算，必须选择合理的运算方法。它直接影响运算器的性能，也关系到运算器的结构和成本。另外，在进行数值计算时，结果的有效数位可能较长，必须截取一定的有效数位，由此而产生最低有效数位的舍入问题。选用的舍入规则也影响到计算结果的精确度。结构 运算器包括寄存器、执行部件和控制电路3个部分。在典型的运算器中有3个寄存器：接收并保存一个操作数的接收寄存器；保存另一个操作数和运算结果的累加寄存器；在进行乘、除运算时保存乘数或商数的乘商寄存器。执行部件包括一个加法器和各种类型的输入输出门电路。控制电路按照一定的时间顺序发出不同的控制信号，使数据经过相应的门电路进入寄存器或加法器，完成规定的操作。为了减少对存储器的访问，很多计算机的运算器设有较多的寄存器，存放中间计算结果，以便在后面的运算中直接用作操作数。为了提高运算速度，某些大型计算机有多个运算器。它们可以是不同类型的运算器，如定点加法器、浮点加法器、乘法器等，也可以是相同类型的运算器。运算器由算术逻辑单元(ALU)、累加寄存器、数据缓冲寄存器和状态条件寄存器组成，它是数据加工处理部件。相对控制器而言，运算器接受控制器的命令而进行动作 ，即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的所以它是执行部件。 主要功能：执行所有的算术运算；� 执行所有的逻辑运算，并进行逻辑测试，如零值测试或两个值的比较。 运算器：是进行运算的部件，主要功能是算术运算和逻辑运算。控制器controller按预定目的产生控制信息的仪器或成套装置。自动控制系统实现控制的核心部分。控制器在闭环控制系统中接受来自受控对象的测量信号，按照一定的控制规律产生控制信号推动执行器工作，完成闭环控制，称为调节器；用于开环控制系统的控制器称为顺序控制器，它按照预定的时间顺序或逻辑条件顺序推动执
请教CPU的cache中关于line，block，index等的理解
– cache子系统: 通常按照功能可以分成SRAM, tag RAM, cache controller三部分. 实际设计时, 三部分可以由多个芯片来实现, 也可以合并入单个芯片中.
– SRAM: 静态随机存储器, 与DRAM相对, 是cpu cache中用来承载数据的内存块. SRAM的大小决定了cache的大小.
– tag RAM: 一小片用来存储数据地址的SRAM, cache缓存了哪些主存中的数据, tag RAM中就会存储哪些地址.
– cache controller: 缓存控制器, 主要功能有: 实现snoop和snarf; 更新SRAM和tag RAM; 实现写策略; 确定内存访问请求是否能够被缓存. (并不是所有主存都有缓存需求, 哪些主存区域不需要缓存与设计有关. 例如, PC平台上主存中用于视频显示的内存区域是不需要缓存的); 确定内存访问请求是否命中cache
– 缓存页(cache page): 主存(也就是通常所说的内存, 存储器类型是DRAM)被分成多个大小相等的片段, 每一个片段称为一个cache page. cache page的大小依赖于cpu cache的大小以及cpu cache是如何组织的. 注: 这里的page与分页模式下的内存页没有直接的关系, 是不同的概念.
– 缓存行(cache line): 每一个cache page又被分成更小的片段, 每一个片段称为一个cache line. 通常翻译成缓存线, 而我一般翻译成缓存行. cache line的大小(有时候也称作宽度)取决于cpu以及cache的设计.
– cache的组织结构通常分成三种: 直接映射(direct map)型, 全关联(fully-associative)型, 组关联(set associative)型. 现在流行的英特尔x86_64一般采用的是组关联型cache.
– 全关联(fully-associative): 全关联cache仅仅使用line而不采用page, 主存和cache都被划分成等大的line, 主存中的某一line可以存入任意一cache line中. 全关联cache的优点是性能高, 缺点是实现起来电路复杂, 复杂性源于需要确定被请求的数据是否已经在cache中, 被请求的地址需要与存储在tag RAM中的每一个地址进行比较, 这需要大量的比较器, 从而增加了大容量cache的实现复杂度以及价格. 全关联结构通常仅仅用在小容量cache中, 典型容量不超过4K
-直接映射(direct map): 主存被划分成多个cache page, 每一个cache page的大小等于cache的大小. 仅仅把的一些特定的内存line存入同一个cache line中, 例如把所有page中的line 0存储cache line 0中. page中的cache 1存储在cache line 1中, …; 直接映射cache是三种cache结构中最简单的一种. 在直接映射cache中被请求的地址只需要与tag RAM中的一个地址相比较. 优点: 由于直接映射cache的简单性, 它的价格也比其它类型的cache便宜很多; 缺点: 灵活性很低, 导致性能也低很多, 尤其是在cache page之间跳转的时候. (考虑page 0和page 1的line 0都映射到cache line 0, 而程序又试图交替访问page 0和page 1中的line 0)
– 组关联(set associative): cache被划分成多个等大小(典型的值是2, 4, 8, 16, …)的部分, 每一个部分称作是一个 cache way; 而主存则会被划分成多个cache page, 每个cache page的大小等于一个cache way的大小. 然后每一个cache way被当成是一个小的直接映射cache. 由于比较器的数目等于cache way的数目, 因此组关联cache比全关联cache要简单, 价格也比全关联cache便宜. 一个两路组关联cache只需要两个比较器.
有了以上概念就应该比较容易理解一些文章中对cpu cache的描述了。 如果仍然觉得理解有困难, 我们可以再进一步粗略的理解: 把cache看成是一个M行N列的二维表格, 每一个单元格就是一个cache line; 每一行就是一个set, 由横向的N个cache line构成; 每一列就是一个way, 由纵向的M行cache line构成; 当M为1时, 就是全关联cache; 当N为1时, 就是直接映射cache.
没有完全回答你的问题, 不过应该能够辅助你理解你所看的文档了。
proteus中 比较器可以用哪些芯片
1、比较器可以用的芯片：TLC393, LMV393M。
2、Proteus软件是英国Lab Center Electronics公司出版的EDA工具软件(该软件中国总代理为广州风标电子技术有限公司)。它不仅具有其它EDA工具软件的仿真功能，还能仿真单片机及外围器件。它是目前比较好的仿真单片机及外围器件的工具。虽然目前国内推广刚起步，但已受到单片机爱好者、从事单片机教学的教师、致力于单片机开发应用的科技工作者的青睐。
3、Proteus是世界上著名的EDA工具(仿真软件)，从原理图布图、代码调试到单片机与外围电路协同仿真，一键切换到PCB设计，真正实现了从概念到产品的完整设计。是目前世界上唯一将电路仿真软件、PCB设计软件和虚拟模型仿真软件三合一的设计平台，其处理器模型支持8051、HC11、PIC10/12/16/18/24/30/DsPIC33、AVR、ARM、8086和MSP430等，2010年又增加了Cortex和DSP系列处理器，并持续增加其他系列处理器模型。在编译方面，它也支持IAR、Keil和MATLAB等多种编译器。
评论0